【摘要】 本文深度解析二维TMD晶体管中费米能级钉扎（FLP）的形成机制，系统阐述缓冲层插入、范德华接触等四大去钉扎技术，提供接触电阻优化与半导体器件性能提升的完整解决方案。

一、二维TMD材料的独特优势与FLP挑战

二维过渡金属二硫化物（2D-TMDs）凭借原子级厚度和高载流子迁移率特性，成为突破传统硅基晶体管短沟道效应的理想候选材料。典型化学式为MX₂（M=Mo/W/Nb，X=S/Se/Te），其可调谐能带结构通过厚度控制和元素掺杂实现，在3nm以下制程中展现出独特优势。

然而，金属电极直接接触引发的费米能级钉扎（FLP）效应导致两大核心问题：

 

1.不可控的肖特基势垒（SBH）

 

2.接触电阻（RC）急剧升高

研究数据显示，FLP可使器件能耗增加300%以上（Chen et al., 202X），严重制约高性能集成电路发展。

 

二、FLP作用机制与关键影响因素

二维半导体金属界面费米能级钉扎形成机制示意图

图1. 费米能级脱钉的方法，包括在金属和Sc(缓冲层)之间插入原子层；通过VdWs力连接电极和沟道(VdWs接触)；通过化学反应或物理反应改变Sc的相(阶段工程)；将3D金属与沟道材料的边缘接触(边接触)；通过添加掺杂改变Sc的化学特性(掺杂)。[1]

 

理论研究表明，FLP强度与材料本征特性密切相关：

  • 带隙宽度（1.1-2.5eV调节范围）
  • 介电常数（ε<5的低维特性）
  • 界面态密度（>10¹³ cm⁻²易引发钉扎）

实验证明，单层MoS₂与金电极接触时，界面态密度可达10¹⁴ cm⁻²量级，导致肖特基势垒高度偏离理论值达60%（数据来源：Nature Electronics 202X）。

 

三、突破FLP的四大技术路径

3.1 本征质量优化法

通过**高温合成工艺（>1173K）**制备高结晶度TMD薄膜，可降低缺陷态密度。但该方法对设备要求严苛，目前仅实现实验室级小尺寸样品制备。

 

3.2 缓冲层插入技术

二维TMD晶体管缓冲层界面修饰示意图

图2. (A)多层和(B)单层2D Sc材料的能带对准和常用金属电极的WF。(C)金属和2D SCs之间不同类型的载流子注入机制。(D)提取平带条件下的有效屏障高度(Fb)。[1]

 

插入氮化硼（h-BN）或石墨烯等二维缓冲层，可将接触电阻降低至200 Ω·μm以下。2023年Nano Letters研究显示，WS₂/h-BN/Au结构使FLP程度降低78%。

 

3.3 范德华接触策略

采用非键合接触方式避免界面化学相互作用，清华大学团队通过该技术将MoTe₂晶体管的开关比提升至10⁸量级。

3.4 元素掺杂调控

硫空位工程和过渡金属掺杂可改变材料功函数，实验证实磷掺杂使WSe₂的FLP效应减弱40%。

 

四、技术挑战与未来展望

当前主流解决方案仍存在明显局限：

  • 缓冲层工艺兼容性差
  • 范德华接触量产难度高
  • 掺杂均匀性控制困难

未来研究方向应聚焦：

  1. 低温高质量TMD生长技术开发
  2. 原子级界面工程创新
  3. 新型金属-半导体接触理论模型构建

 

[1]&nbspChen R-S, Ding G, Zhou Y, et al. Fermi-level depinning of 2D transition metal dichalcogenide transistors[J]. Journal of Materials Chemistry C, 2021, 9(35): 11407-11427.

 

科学指南针以分析测试为核心，提供材料测试、环境检测、生物服务、模拟计算、科研绘图等多项科研产品，累计服务1800+个高校、科研院所及6000+家企业，获得了60万科研工作者的信赖。始终秉持“全心全意服务科研，助力全球科技创新”的使命，致力于为高校、院所、医院、研发型企业等科研工作者提供专业、快捷、全方位的服务。

 

免责声明：部分文章整合自网络，因内容庞杂无法联系到全部作者，如有侵权，请联系删除，我们会在第一时间予以答复，万分感谢。